

ワード線遅延の解析法とその応用
——ワード線遅延の短縮法——

桜井貴康・古山透
飯塚哲哉
(東芝)

1982年10月26日

社団法人電子通信学会

ワード線遅延の解析法とその応用

METHODS FOR ANALYZING A WORD LINE DELAY AND THEIR APPLICATIONS

ワード線遅延の短縮法

ON THE REDUCTION OF A WORD LINE DELAY

桜井貴康 古山透 飯塚哲哉

Takayasu SAKURAI Tohru FURUYAMA Tetsuya IIZUKA

東京芝浦電気株式会社 半導体技術研究所

Semiconductor Device Engineering Lab., Toshiba Corp.

§1. はじめに

大容量MOSメモリに於ては、ワード線による遅延が、アクセス速度を制限する重要な因子になつてゐる。ワード線は、容量Cと抵抗Rの分布走査線路と言えられ、偏微分方程式で記述され、多くの報告がなされてゐる¹⁾しかし、この偏微分方程式を回路に埋め込んで解くことは不可能に近く、通常は分布CR線路を集中走査回路に置き替え、回路シミュレータで計算する手法がとられる。この手法は広範に使用されつつあるが、計算結果などの精度信じて良いものかの目安がつかない。本報告の目的の一つは、この近似度について指標を与えることにあつた。許容誤差が与えられた時、その範囲内で最も簡単な近似回路を使用することとが、計算コストを低減する上で望ましい。これについては§2に表の形でまとめた。又、メモリ設計の初期に於ては、回路シミュレータを用いよより、ワード線のふるまいを表現する簡単な式があると便利である。これについては§3で述べる。§4にワード線解析法の2つの適用例を示す。本報告の他の目的は、ワード線遅延特にスタティックメモリのワード線遅延の短縮法に関するものである。§5では短縮法の1つとして、ワード線2重化方式を提案し、これに、上述の遅延解析法を適用して、次世代メモリに於ける本方式の有用性を論ずる。§6では、他の短縮法として、ワード線中間アニアを取り上げ、その挿入位置に関して、最適点がある事を報告する。

本報告で使用する記号を以下にまとめる。

C	ワード線の全容量
R	ワード線の全抵抗
C_L	ワード線負荷MOSFETの入力容量
R_L	ワード線駆動MOSFETの等価抵抗
C_T	$= C_L / C$
R_T	$= R_L / R$
t	時間
t'	$= t / CR$
s'	ラプラス変換後の時間変数

§2. 梯子型回路モデル

議論の対象とするワード線の構成は図1aのように、その1端をMOSFETで駆動され、他の1端にMOSFETのゲートが接続したドクタ構造である。このようないくつかのため、本報




図1 a. ワード線の基本構成

b. 基本モデル

告では、図1bのようないドライバトランジスタと並列抵抗 R_T で、負荷を容量 C_T と置き替えていい。 R_T による置き替えは厳密には正しくないが、駆動トランジスタの効果を簡単に取り入れるために、便宜上導入したものである。

しかし、 ω_4 を述べるようには、実現には良い近似となる。 $R_T/R \ll 1$ にすると、ワード線が定電圧的に駆動される場合を表わし。

$R_T/R \gg 1$ にすると、定電流的に駆動される場合を表わす。ちなみに、ポリシリコンやシリサイトを用いた通常の大容量メモリでは、 $R_T/R \sim 0.1$ 程度である。

図1aのようなワード線を回路シミュレータで解析する時は、図2のような梯子型回路モデルを置き替える事が通常行われる。回路走数が簡単に求められ、無限に接続すれば、CR分布走数回路と一致するという理由により、L、Π、T型の梯子回路を対象とした。これらのモデルの誤差を表す指標として、ここでは、伝達関数の絶対値最小極の相対誤差(以後REMP: Relative Error of Minimum Poleと略す)をとった。CR分布走数回路、及び図2のような梯子型回路では、最小極は、次の極と離れていたため(ω_3 参照)、ほぼ回路の時定数と見えて良い。ステップ応答の遅延時間は、 $(1/\text{時定数})$ に比例する事を考慮すると、このREMPはほぼ遅延時間の誤差という事にもなる。




図2. 各種梯子型並列回路

この事は ω_4 でも確かめられる。ステップ応答以外でも、最小極は4端子網を支配する重要な量であり、REMPは近似度を議論するのに適した指標と考えられる。

図1bの真印から真2への伝達関数 $T_D(s)$ は

$$T_D(s) = \frac{1}{(1+s'CR_T)\cos\sqrt{s'} - (R_T+C_T)\sqrt{s'}\sin\sqrt{s'}} \quad (1)$$

であり、²⁾これから最小極が数値計算により求まる。 Π 、 T 、 L 型梯子回路で、CR分布走数回路を置き替えた時の伝達関数及びその最小極は数値的に求めた。 $R_T = C_T = 0$ の場合のREM Pを図3に示す。又、同じ条件下でのステップ応答を各種梯子3段回路について示したのが、図4である。このステップ応答の計算は ω_3 を述べるようには、伝達関数と $1/s'$ を掛け合わせたものにHeavisideの展開定理を適用することにより行った。図3、4から解かねようには、最も頻繁に使用されることは L 型梯子回路で、3段連続した場合でも誤差は30%になる。それに比べ、 T 及び Π 型梯子回路は3段連続すれば、誤差は2.3%となり、实用




図3. 各種梯子型回路近似の誤差(REMP)




図4. 各種梯子型3段回路のステップ応答。
 L 型より Π 、 T 型が良い。

上、許容し得る。トランジスタ特性の合込込み誤差、及び、種々の足数の誤差がこの程度はあるからである。

許容誤差が与えられた時、この誤差以内で、ワード線近似し得る最も簡単な梯子回路を使用する方が、計算コストを低減する上で好ましい。この推奨回路は、駆動及び負荷条件によつて異なり、表1にまとめた。表中、Π型、丁型の両方が候補となる場合は、シミュレーション時間は、節点数に大きく依存する事を考慮してΠ型梯子回路とし、 T_0 。すべての梯子型モデルに於て、 R_T 及び C_T が大きく T_0 よりも倍以上ある程、近似度は向上する(表1参照)。これは外付けの素子を行子程、外付けの素子によつて全体の系の特性が決まるようになり、CR分布走数線路の性質は見えてくるためである。このため、附加素子がない、すなわち $R_T = C_T = 0$ という場合が、近似するに最も厳しい状態である。このように最悪の場合でも、Π型を3段接続すれば、誤差は3%以下にはなる。通常のワード線は、 $R_T \sim 0.1 T_0$ とし、Π型2段梯子回路でも誤差3%が達成される。

C_T	0	.01	.1	.2	.5	R_T	1	2	5	10	20	50	100
0	P2	P2	P2	P1	P1	P1	P1	P1	C	C	C	C	C
.01	P2	P2	P2	P1	P1	P1	P1	C	C	C	C	C	C
.1	P2	P2	P2	P1	P1	P1	P1	C	C	C	C	C	C
.2	T1	T1	T1	P1	P1	P1	P1	C	C	C	C	C	C
.5	T1	T1	T1	P1	P1	P1	P1	C	C	C	C	C	C
1	P1	P1	P1	P1	P1	P1	P1	L1	C	C	C	C	C
2	P1	P1	P1	P1	P1	P1	P1	L1	C	C	C	C	C
5	R	R	R	R	R	R	R	P	R	C	C	C	C
10	R	R	R	R	R	R	R	R	R	C	C	N	N
20	R	R	R	R	R	R	R	R	R	C	N	N	N
50	R	R	R	R	R	R	R	R	R	C	N	N	N
100	R	R	R	R	R	R	R	P	R	C	N	N	N

C_T	0	.01	.1	.2	.5	R_T	1	2	5	10	20	50	100
0	P3	P3	P2	P2	P1	P1	P1	P1	P1	C	C	C	C
.01	P3	P3	P2	P2	P1	P1	P1	P1	P1	C	C	C	C
.1	T2	T2	P2	P2	P1	P1	P1	P1	P1	C	C	C	C
.2	T2	T2	P2	P2	P1	P1	P1	P1	P1	C	C	C	C
.5	T1	T1	T1	P1	P1	P1	P1	P1	P1	C	C	C	C
1	T1	T1	T1	T1	P1	P1	P1	P1	P1	C	C	C	C
2	T1	T1	T1	T1	P1	P1	P1	P1	P1	C	C	C	C
5	P1	P1	P1	P1	P1	P1	P1	L1	L1	C	C	C	C
10	P1	P1	P1	P1	P1	P1	P1	L1	L1	L1	C	C	C
20	R	R	R	R	R	R	R	R	R	R	C	C	C
50	R	R	R	R	R	R	R	R	R	R	C	N	N
100	R	R	R	R	R	R	R	R	R	R	C	N	N

表1. 許容誤差をえた場合の最適ワード線近似梯子回路

- a. 許容誤差を10%とした場合
- b. 許容誤差を3%とした場合

表中の回路を表す記号は図2参照。

3. 簡単な式による近似

設計の初期に於ては、回路シミュレータを用うよりも、ワード線のよみまいをラフに見積める式があると便利である。本節は、この手法に関するものである。式(1)は $1/S'$ を掛けたものに、Heavisideの定理を適用する。これは、ローラン展開してある、逆ラプラス変換するというものがである。これにより、CR分布走数線路の $\sigma_1(t)$ は以下のステップ応答を示す。

$$\frac{V_2(t)}{V_{cc}} = 1 + C_1 e^{-\frac{\sigma_1 t}{CR}} + C_2 e^{-\frac{\sigma_2 t}{CR}} + \dots \quad (2)$$

となり、複数個の階数関数の和として表中され3。ただし、 V_{cc} はステップ電圧の高さである。ここで、第3項目は $V_2(t) > 0.9 V_{cc}$ は t では、 10^{-9} 以下の量になる。又 $t = 5T_0$ は、過渡時間と議論する場合に。

$$\frac{V_2(t)}{V_{cc}} = 1 + C_1 e^{-\frac{\sigma_1 t}{CR}} \quad (3)$$

十分良く近似される。 C_1 と σ_1 は図5に示す。この近似がどの程度良いものかは図6に




図5. CR分布走数回路のステップ応答を式(3)で近似する場合の σ_1 と C_1




図6. 厳密解と、式(3)による近似

例示する。初期波形以外は、大変良い近似となることが多い。

ステップ波形が入力側でから $V_2(t)$ が $0.9V_{cc}$ まで立ち上がる時間 τ 遅延時間 $t_{0.9}$ と定義し、式(3)を利用して、これを求めると、図7のようになる。この遅延時間 $t_{0.9}$ が C_T 及び R_T に対して直線的である事を考慮して、 $t_{0.9}$ を近似する簡単な式をさすと、

$$t_{0.9} \approx 1.02 CR + 2.21(C_{T0} + R_{T0} + C_T R_T) \quad (4)$$

となる。誤差は、 $C_T/C \leq 1$ 、 $R_T/R \leq 1$ の 1.1% 以下、他の領域でも 4% 以下である。上述の式(3)、(4)はワード線のあたりそのままで正見換えて $T=0$ で使用できる。

4. 適用例

図8に図2及び図3の解析法を次世代メモリに適用した例を示す。図にはnチャネルのワードストラップによるワード線駆動の場合と、CMOSメモリとPチャネルのMOSFETによる駆動された場合の2例を示す。図中には駆動用トランジスタの静特徴も示してあり。時間波形は良く再現するための等価抵抗 R_T の特





図7. CR分布定数線路の遅延時間 $t_{0.9}$

性も1次鎖線で示してある。CMOS駆動の場合でも長いはすぐ高電位に達するため、MOSFETは3種駆動動作をしており、長く等価抵抗で近似できる。従って、nチャネルMOSFETワード線を dischargeする場合も、図1bへ回路の特性を考えると、図2及び図3の議論は同样に成立する。

図8に於て、破綻は式(3)による。分布定数線路を名づけられた計算結果は、Π型30段群3回路でシミュレーションしたものである。図より、Π型2段程度で、ワード線の末端の波形がTFらず、駆動側の波形は良く近似できている事がわかる。MOSFETの入力容量は電圧の関数となるので、このような場合は、Π型構成する容量で、MOSFETと普通のキャパシタの並列で置き替えると良いであろう。



a. 次世代nチャネルメモリへの適用例
b. 次世代 CMOSメモリへの適用例

3.5. ワード線2重化

ストアティックメモリのワード線遮断の短縮法の1つとして、ワード線2重化方式を提案する。図9aに、1つのワード線に多くのメモリセルが直接接続されている従来のワード線の構成を示す。これに対して、図9bのように、ワード線2重化した場合を考える。16~32個程度のメモリセルが接続された複数のオ1ワード線($1WL' \sim 1WL^k$)と、それら複数のオ1ワード線を相互に接続するオ2ワード線(2WL)を用意し、オ1ワード線とオ2ワード線の接続点にカラムセレクト素子のエクション・セレクト($SS' \sim SS^k$)を制御されるスイッチを配置する。そして、1つのオ1ワード線だけが活性化されると同時に、活性化されたメモリセルの個数が減少するため、低消費電力のメモリの実現が可能となる。256KビットのCRAMを想定した場合、動作時の消費電力は、従来方式の半分となる。

図10に具体的なスイッチ回路を示す。2WLの信号がドレイン入力方式(図10a)と、ゲートに接続するゲート入力方式(図10b)がある。図中、 ϕ_i はロードアドレスが変化した時に出る正パルス、CDは、そのオ1ワード線を選んだ時、高電位 $i=1 \sim 3$ 番号である。256KビットCRAMを想定し、ワード線を




図9a Normal word line structure




図9b. Double word line structure




図10a. Drain input structure
b. Gate input structure




図11. Waveform of
a. drain input structure
b. gate input structure

ヤパシタンスを2次元解析して求め^{3), *)}。各所の波形を示したものと図11に示す。ワード線は3段のT型構造回路で近似した。ゲート入力方式には、波形整形作用があるため、高速になる。図12には、オフワード線の P_s と、ワード線遅延+ビット線遅延(t_{WB})の関係を示した。ここで、 t_{WB} はワード線ドライバの入力にステップ入力が印加されたから $5V$ にプリチャージされたビット線の電位が $4.5V$ に立ち下がるまでの時間である。ビット線遅延まで加えたのは、ビット線遅延がワード線の波形に大きく依存し、分離不可能だからである。スイッチ回路に使用するPチャンネルMOSFETのゲート电压 W_p には最適値がある。これは、 W_p が大きいと第1ワード線のドライバ能力は高くなるものの、オフワード線の容量




図12. Delay estimation for 256kb CRAM

- (1) : gate input , 4-divided 2nd WL
- (2) : gate input , 2-divided 2nd WL
- (3) : drain input , 4-divided 2nd WL
- (4) : drain input , 2-divided 2nd WL
- conventional : normal WL structure
- 4-divided WL

*) FCAP2 : Hewlett-Packard 社開発による2次元容量計算プログラム

が増加するためである。図13は、この最適値で設計した場合を示した。1つのスイッチ回路の面積は2セル分程度である。1つのセクションのメモリセルの数 m は、パクの倍減と、面積の増加のトレードオフで決定されるが、 $m = 16, 32, 64$ の範囲で速度への影響は微少である。図12に見られたように、 $P_s = 100\Omega/\square$ のボリュームで行なうも従来方式より高速化が可能である。本方式は同時に、低消費電力化も可能であり、大容量スタティックメモリに検討のものである。

6. ワード線中間アンプ

ワード線の遅延を短縮する他の方法として図13のように、ワード線の中間に波形整形用のアンプを配置する事が検討されている。図13aのように、中間に1段のアンプを挿入する場合、従来、中間に配置されていた($m_1 = m_2$)。この挿入位置を変える時のワード線遅延+ビット線遅延(t_{WB})を表2にまとめた。 T_2T_3 なし、計算にはタリ上同じように 256kb CRAM を想定し、ワード線の近似にはT型3段構造回路を用いた。表からも解かるように、 $m_1 > m_2$ の所には t_{WB} の最小値があり、この値は設定期により、何らプロセスの変更なしに 5% 程度の遅延の改善が得られる。これに、中間アンプの遅延が補償されたためである。中間アンプを2段入力した場合(図13b)も同様に、挿入位置には、最適値が存在することわかる(表2参照)。




図13. ワード線中間アンプ

- a. 中間アンプ1段の場合
- b. 中間アンプ2段の場合

表2. 中間アングルの位置と遅延の関係

方式		ワード線遅延 ワード線遅延 t_{WB} (ns)		
ワード線4分割 中間アングル		14.8		
ワード線2分割	m_1	m_2		
中間アングル1段	128	128	18.3	
	144	112	17.3	
	160	96	17.8	
ワード線2分割	m_1	m_2	m_3	
中間アングル2段	96	80	80	15.6
	112	80	64	15.3
	128	80	48	15.0

§7. 結論

本報告をまとめて以下に通りである。

1. MOSメモリのワード線は、通常、Π型構造回路2段～3段で近似するのが良い。
2. ワード線の高周波の入力出力を等式式(3), (4)を導いた。
3. ワード線2重化方式による、高速化、低消費電力に貢献する事を示した。
4. ワード線中間アングル12度、最適配置位置がある事を示した。

謝辞

本研究が遂行されたに当り、有用な助言を頂いた、東京芝浦電気(株)半導体技術研究所、大内和則、内田章正、名取耕二各氏に感謝する。

文献

- 1) Umesh Kumar, "A review of lossless and lossy structures - A review", IEEE circuits and systems magazine 2, NO.3, p.12, 1980
- 2) T. Sakurai, "Approximation of wiring delay in MOSFET LSI", IEEE J. of Solid State Circuits, to be published.
- 3) T. Sakurai, & K. Tamamori, "Simple formulas for Two- and Three dimensional capacitances", IEEE trans. on ED, to be published.