

大規模LSI

故障箇所簡単に診断

大テストの限界突破へ 待機時電流の検出回路開発

東京大学の佐井孝雄教授らは、大規模LSIの故障箇所を簡単に診断できる内蔵型マイクロ待機時電流(IDDQ)テスト回路を開発した。設計ミスなど電源線に微小な待機時電流が流れた時に発生する磁界を利用する。磁界を検出するローレンツ力MOS(LMOS)を開発、これをLSI内に配置し、5μV増やすだけで診断できる回路を構成した。LSIの大規模化につれて、複雑さを増してテストに限界が訪れる問題を克服する新技術と注目される。



VLSIシンボから

LSIは電線線の下に作り込んだ4端子構造。電線に微小な漏れ電流が流れると、垂直の面に磁界が発生する。磁界により、LMOSのソース・ドレイン間を流れる電子がローレンツ力を受けて軌道を変え、LMOSの交差するほかの端子に増える。これにより、増える。つまり電源線に流れる待機時の漏れ電流を、磁界を介して非接触・非破壊で電流検知できる。LMOSを例えば、1000万個のトランジスタが集積するLSIの一方のブロックに並列配置し、LSIスタードローがオンになっているかを検み取れば、どこにどの程度のリーク電流が流れるかを判定できる。これにより面積は1%に満たないという。

LSIは21世紀には1億個の集積規模を想定され、

その故障診断テストはますます複雑さを増す。LSI設計のミスやプロセスマージンなどにより、欠陥の中で最も多いのが配線の断線やショート。IDDQテスト回路を内蔵しておけば、こうした欠陥がどの部分にあるか、絞り込みが容易になる。

こうしたデータを蓄積すれば、不良モード解析にもつながり、歩留まり向上にも生かせる。IDDQテストは従来、電源線に抵抗を入れて、両端の電圧を測る方法だったが、提案された例はあったが、

抵抗を入れたと電圧が乱れるなど、実用には使えなかった。米国半導体産業もロドマンで、回路を部分的に分けるか、内蔵型電流センサーが研究されるべきだと、将来のテスト問題の深刻さをあげている。