修士論文

Adiabatic 手法を用いた

CMOS 回路用クロックジェネレータ

2001年2月2日提出

指導教官 桜井 貴康 教授

東京大学大学院工学系研究科 電子工学専攻

学籍番号 96429

浅野 雄太郎

内容梗概

本研究では、通常の CMOS 回路による LSI におけるクロックジェネレータとして、低消費電力向けである Adiabatic 論理回路において用いられている Clocked Power Generator を応用することを目的とする。

チップ全体の消費電力の大きさは種類により異なるが、プロセッサ全体の消費 電力に対するクロックが消費する電力の割合は一般的に20%~45%程度を占め ており、その消費電力量はロジックが消費する電力とほぼ同程度の割合であると 言われている。プロセッサの低消費電力化を考えた場合、クロック生成回路が消 費する電力を少なくすることができれば、設計するプロセッサの種類によらず、 チップ全体の消費電力削減に貢献できることが期待される。

Adiabatic 論理は、CMOS 論理とは異なる回路方式であり、Charge Recycling と いう手法により低消費電力に適しているが、現在のところ、まだ実用化までは至 っていない。そのため、Adiabatic 論理で用いられている Clocked Power Generator に着目し、その回路を通常の CMOS 回路のクロックジェネレータとして応用す ることにより、CMOS によるクロックジェネレータと比較して低消費電力であ ることを解析式で示すと共に、SPICE によるシミュレーション、チップの試作を 行った。また、出力クロックのタイミングにあわせて共振の制御を行う回路を提 案し、負荷容量のばらつきに対して消費電力増加が抑制されることを確認した。

ところで、現在、プロセッサの低消費電力化が進んでおり、それに伴いトラン ジスタのしきい値も次第に下がっているが、電源電圧低下による遅延の増加に対 する対策として、回路の全体もしくは一部のトランジスタのしきい値をさらに低 下させ、デプリーション形のトランジスタを用いることが有効であると考えられ る。しかし、デプリーション形 CMOS 回路が動作可能なしきい値には下限が存 在する。そこで、ノイズマージンの制約という観点からしきい値の下限について 解析を行った。

2

目次

第1章	序論7				
1.1	はじめに7				
1.2	クロックの消費電力10				
第2章	ADIABATIC 手法を用いた CMOS 回路用クロックジェネレータ 13				
2.1	LC 共振ドライバによるクロック信号の生成13				
2.2	モデルによる消費エネルギーの解析19				
2.3	シミュレーション24				
2.4	チップの試作27				
2.5	バラックによる波形の測定31				
2.6	パラメータのばらつきに対応したタイミング制御				
2.	6.1 キャパシタンスのばらつきによる共振周波数の変動				
2.	6.2 共振周波数のばらつきに対応したタイミング制御方式39				
2.	6.3 シミュレーションによる解析41				
第3章	DEPLETION 形 CMOS ゲートの特性46				
3.1	はじめに				
3.2	デプリーション形回路のノイズマージン47				
3.3	デプリーション形回路の遅延時間51				
第4章	結論55				
参考文	参考文献				
本研究	本研究に関する発表				

謝辞。		60
-----	--	----

図表目次

図 1.1 Adiabatic 論理ゲートの例[1]	8
図 1.2 CMOS LSI における消費電力分布[10]	
図 1.3 CMOS 回路における消費電力	12
図 2.1 RC 回路による配線モデル	14
図 2.2 共振ドライバの原理	14
図 2.3 自己発振形クロックジェネレータ[11]	15
図 2.4 クロックの遷移時間の影響	16
図 2.5 制御可能な共振ドライバ	17
図 2.6 クロックドライバの制御信号ダイアグラム	
図 2.7 クロックドライバの単純なモデル化	19
図 2.8 共振時の電流の計算	
図 2.9 抵抗による振幅の減衰	21
図 2.10 減衰した振幅の補償	21
図 2.11 CMOS との消費電力の比較	
図 2.12 SPICE シミュレーションと解析結果の比較	24
図 2.13 クロックジェネレータのシミュレーション波形	
図 2.15 試作回路全体写真	
図 2.16 試作回路拡大図(レイアウト図)	
図 2.17 試作ボードの回路図	
図 2.18 試作ボードの測定装置の一覧と測定の様子	
図 2.19 データジェネレータによる入力信号の作成	
図 2.20 試作ボードの出力波形	
図 2.21 キャパシタンスのばらつきによる出力クロック波形の乱れ	

义	2.22	キャパシタンスのばらつきと消費電力の関係 (キャパシタンスが 100)pF
	と	して設計)	. 38
义	2.23	新しい制御方式によるクロックジェネレータの構成図	. 40
义	2.24	共振周波数のずれに対応する回路のシミュレーション結果	. 42
义	2.25	制御回路の変更による消費電力の減少	.43
义	3.1 S	SNM の定義	. 47
义	3.2	インバータにおけるノイズマージン	. 48
义	3.3 .	ノイズマージンー定条件での V _{DD} -V _T 特性	. 49
义	3.5 C	CMOS 回路の消費電力と遅延時間	. 51
义	3.6	オフ電流の増加による影響	. 52
义	3.7	しきい値と遅延時間の関係	. 53

第1章 序論

1.1 はじめに

ディジタルシステムの分野では、モバイルコンピューティングの普及や組み 込み形システムへの応用が進むにつれ、プロセッサに対する低消費電力化への 要求は非常に強くなっている。例えばバッテリの寿命や重さ、サイズなどはシ ステムに要求される消費電力に直接影響を及ぼすものである。そのため、シス テム全体のパフォーマンスは、ディジタルシステムの消費電力に依存している と考えられ、いかにしてプロセッサの消費電力を減らすかという点が大きな鍵 となっている。

現在まで、低消費電力ディジタルシステムの設計には主として CMOS テクノ ロジが用いられている。その大きな理由としてあげられるのは、半導体微細化技 術の進歩に伴うデバイスのサイズの縮小により、1 デバイスあたりのスイッチン グエネルギーが年々減少してきているためである。また、もう一つの重要な理由 として、その特性から、CMOS トランジスタはほぼ理想的なスイッチング素子 として用いることができる点が挙げられる。スイッチング時に消費される電力に 比べ、スタティック時の電力消費が非常に小さいという特性は、システムの低消 費電力化に対し非常に有益な特徴であるといえる。

低消費電力化の要求に答えるため、プロセスの進歩による特性の向上を期待す るだけではなく、電源の低電圧化や回路方式の改良など、多くの研究が精力的に なされている。しかし、CMOS テクノロジにおいては、回路構成の大幅な変更 というのは現在まであまり行われておらず、電源の低電圧化による消費電力の減 少の実現が現在多く行われている。

7



図 1.1 Adiabatic 論理ゲートの例[1]

通常の CMOS ロジックではない回路としては、いわゆる adiabatic ロジックと呼ばれている低消費電力のための回路方式が存在する[1-9]。図 1.1に示したのは、 Adiabatic 論理によるインバータの例である。低消費電力の実現のために電源電 圧を小さくするのではなく、電源電圧を上下させることにより、電源から回路 に注入された電荷を再び電源へと回収し、通常ならばグラウンドに流れてしま う電荷エネルギーの再利用を行えるような回路になっているので、その結果、 回路の消費電力を減少させている。

従って、Adiabatic 回路では電源がクロックとなり回路が動作するのが特徴であ る。電源の電位の変化は、インダクタとキャパシタを組み合わせた共振回路によ るクロックジェネレータを用いて実現させている。しかし、欠点として、Adiabatic ロジックではその実現のために、回路構成が複雑になってしまうこと、また、必 要となる周辺回路により消費される電力が必要であることなどがハードルとな っており、現在までに多くの回路方式が提案されているにもかかわらず実用化されているものは少ない。

本研究では、プロセッサで消費される総消費電力の中で、クロッキングシステムにより消費される電力成分に着目し、インダクタとキャパシタによる共振を利用してクロック信号を生成する Adiabatic クロッキングシステムを CMOS ロジックへのクロックジェネレータとして応用することにより、従来の CMOS を用いたクロックジェネレータと比較し、より低消費電力でクロック信号を生成する回路の実現を目指している。

1.2 クロックの消費電力



図 1.2 CMOS LSI における消費電力分布[10]

図 1.2の4つの円グラフは、さまざまな種類のプロセッサについて、その消費 電力を構成要素ごとに区分した場合の各要素の比率をあらわしている。この図か らは、プロセッサの種類によりその割合はまったく異なるように見える。しかし、 ここでクロックが消費する電力に着目してみる。すると、その他の要素はプロセ ッサごとに大きくその割合が異なるのに対し、チップ全体の消費電力に対するク ロックが消費する電力の割合は、どのプロセッサにおいても 20% ~ 45%程度を 占めており、その消費電力量は決して無視できない大きさであることがいえる。 したがって、プロセッサの消費する電力を減らすことを考えた場合、クロック生 成回路が消費する電力を少なくすることができるならば、その結果は設計するプ ロセッサの種類によらず、チップ全体の消費電力を減らすために貢献できること が期待される。

従来の CMOS によるクロック生成回路はインバータによりクロックのゲート を駆動しているため、その消費電力は電源電圧と駆動するゲート容量により決定 してしまう。したがって、クロック生成回路の消費電力を減少させるためには、 ゲート容量を減少させるか、もしくは電源電圧を低下させなければならないこと になる。しかし、ゲート容量はそのプロセッサの処理能力と密接な関係にあり、 プロセッサの処理能力をある水準に到達させるためにはそれに応じるだけのゲ ート数を必要とするため、目標とするプロセッサの処理能力を決定してしまうと ゲート容量の値はほぼ決定してしまうといえる。したがって、クロック生成回路 のパワーをより減少させるためには、電源電圧を低下させなければならない。電 源電圧を低下させることは、電力消費量を減少させる非常に有効な手段であるが、 電源電圧をだんだん低下させていくに伴い、回路の応答速度が遅くなるため、回 路の動作周波数に限界が出てくるという問題が出てくる。また、電源電圧の低下 に伴って信号の振幅も減少するため、ノイズに対する信号の耐性が下がってしま う。このことは回路の誤動作へと結びつき、プロセッサに対して重大な問題とな ってしまう。

1回の信号の遷移に必要なエネルギー: E = <mark>1</mark> CV_{DD}2



図 1.3 CMOS 回路における消費電力

クロック生成回路の電力を減少させるためには、図 1.3のように負荷のゲート 容量へ充電した電荷を毎周期ごとに必ず消費してしまう従来の CMOS による回 路ではこのような問題がある。負荷の容量を充電するのに用いた電荷をそのま ま消費しないで再利用できるような、従来とは別の回路形式によるクロック生 成回路を利用することにより、ゲート数に直結しているゲートの負荷容量を減 らさず、また電源電圧を極端に減少させることによるマイナスの効果を回避し ながらクロック信号を生成するための消費電力を低下させることが可能となる と考えられる。そのためには Adiabatic ロジックで用いられているクロックジェ ネレータを応用することで解決できると考えられる。

第2章 Adiabatic 手法を用いた CMOS 回路用

クロックジェネレータ

2.1 LC 共振ドライバによるクロック信号の生成

クロックジェネレータで生成されたクロック信号は、クロック配線を通してプロセッサ中の各フリップフロップへと伝えられている。クロック配線には配線抵抗Rが存在するので、クロックジェネレータの負荷は図2.1のようなRC回路の等価回路であらわすことができる。このクロックジェネレータとして図2.2のようなインダクタを用いた回路をRC回路に接続すると、全体としてLCRの共振回路ができることになる。したがって、その回路はある共振周波数で自律的に発振をはじめ、負荷であるキャパシタにもこの回路の共振周波数で充放電が繰り返される。この回路の抵抗成分がゼロならば、一度発振をはじめた回路には、追加のエネルギーを与える必要はなく、自発的な発振を永久に続けさせることができる。この発振している波形をクロックとして用いることができれば、クロック生成に必要なエネルギーを非常に小さくすることが可能であり、従来よりも回路の消費電力を抑えることができる。抵抗成分によりエネルギーが消費され、信号の振幅が小さくなるのを補償するために、pMOSとnMOSによるスイッチをもちいている。

13



図 2.1 RC 回路による配線モデル



V_{DD}/2の電圧を与えることで振幅V_{DD}の共振が起こる
 トランジスタB、Cでクロック振幅の補償を行う

図 2.2 共振ドライバの原理



- The reference supply source is not used.
- No modification scheme of the clock frequency
- Sinusoidal curve

図 2.3 自己発振形クロックジェネレータ[11]

通常、このクロックジェネレータは図 2.3 のように 2 つの回路を組にして、互 いに逆相の信号が出力されるようにして用いられる。また、このようにラッチ に双方の出力を接続することにより、双方の出力が常に逆相になることを保証 している。



図 2.4 クロックの遷移時間の影響

しかし、この回路による発振の波形はクロックとして用いられるディジタルの 方形波ではなく、共振による正弦波となっている。そのため、この回路の出力 をそのままの波形でクロック信号として用いると、図 2.4で示したような問題が 生じる。まず、クロックの立ち上がりと立ち下がりがなだらかなため、クロッ クスキューが大きくなってしまう。そして、そのときに短絡電流が大量に流れ てしまう。また、この回路の発振周波数は、インダクタとキャパシタの大きさ により決定してしまい、外部からの周波数の補正を行うことが考えられていな い。通常は、クロック信号は外部からの信号と同期させて発生させるのに対し、 自立的に発振するこの回路では外部からの発振周波数の制御ができなくなって いる。

従って、図 2.5に示した回路のように、出力の波形を方形波にするため、また 外部からの制御を可能にするために、トランスミッションゲートにより発振の ON / OFF が制御できるようにし、発振を停止している期間では、電源電圧また は 0V に出力をクランプするためのスイッチにより値を保持させる。回路中の抵抗成分により消費された電力は、電圧の保持の時にクランプ用の回路から供給することにより、出力の電圧の振幅を常に維持し、クロッキングが正しく行われるようにする。



 Replenish transistors are managed by the control circuit

図 2.5 制御可能な共振ドライバ

この回路の制御について、図 2.6に各制御信号のダイアグラムを示す。この回路の共振周波数は出力クロックの 4 倍であるとして説明する。また、初期状態においてクロックドライバの出力は 0V であるとする。中央のトランスミッションゲートをオンにすると、回路の左右にあるキャパシタが中央のインダクタを通って接続されるため、LC 回路が構成される。したがって、クロック出力である右側のキャパシタの電圧は共振により増加して理想的には電源電圧にまで上昇すると同時に左側のキャパシタの電圧は 0V になる。そして、出力電圧が最大になった瞬間にトランスミッションゲートをオフにし、出力を電源電圧にクラ

ンプする。また、それと同時に反対側のキャパシタを 0V にクランプし、キャパ シタの電圧を維持する。その後、再びトランスミッションゲートを ON にする ことにより、今度は逆方向に向かう共振が起こり、クロック出力電圧はふたた び 0V へと遷移する。理想的には共振により 0V にまで下がるので、その瞬間に 今度は前と逆の電位にクランプする。

このようなゲートの制御により、共振の力を利用してクロックの遷移を行う クロックドライバとなることが分かる。また、その出力波形は、以前の正弦波 から方形波へと近くなっている。



- 補償用トランジスタが一定期間クロックをHighまたは Lowに固定する
- 出力が方形波に近づく→ クロックスキューの減少

図 2.6 クロックドライバの制御信号ダイアグラム

2.2 モデルによる消費エネルギーの解析

LC 共振によるクロックジェネレータの動作を解析するために、LCR 回路によ り図 2.7のような共振部のモデル化を行った。C はフリップフロップのゲート容 量、配線容量等を表し、R は回路中の抵抗成分を表している。この容量および抵 抗は各相とも等しくなっている。

まず、この回路の初期条件として、時間 t=0 において回路の左側のキャパシタ にかかる電圧 Vclkb を VDD、また回路の右側のキャパシタにかかる電圧 Vclk は 0 であるとする。



- R:回路中の総抵抗
- C:回路中の総容量 (配線容量 および F/F のゲート容量)

L: インダクタンス

図 2.7 クロックドライバの単純なモデル化



図 2.8 共振時の電流の計算

キャパシタにかかる電圧の時間変化を調べるため、この共振回路のモデルを等価な回路に変換し、電流の時間変化を求める。図 2.8の LCR 回路の電流は、次のように表される。

 $i(t) = \frac{V_{DD}}{\omega L} \exp\left(-\frac{R}{L}t\right) \cdot \sin(\omega t)$

電流は時間とともに振幅を小さくしながら正弦波で発振する。電流の振幅が小 さくなるのは、回路中に存在する抵抗のためであり、図 2.9に示すように、電流 が流れることによりこの抵抗で消費されるエネルギーが回路から失われる。半 周期の間に共振回路中の抵抗により消費されるエネルギーを Adiabatic エネルギ ーと定義すると、その値は以下のようになる。

$$E_{adiabatic} = \int_{0}^{\frac{T}{2}} 2R \cdot i^{2}(t) dt$$
$$= \frac{1}{2} \left(\frac{C}{2} \right) V_{DD}^{2} \cdot \left(1 - \exp\left(-\frac{2\pi R}{\omega L}\right) \right)$$

次に、この回路中を流れる電流より、Vclk(Vclkb)の時間変化を求めることができる。

$$V_{CLK}(t) = \frac{1}{C} \int_0^t i(t) dt$$

= $\frac{V_{DD}}{2} - \frac{V_{DD}}{2\omega L} \exp\left(-\frac{R}{L}t\right) (\omega L \cos(\omega t) + R \sin(\omega t))$

この式から、共振周波数の半周期が過ぎた時点で Vclkb が極小値をとり、Vclk は逆に極大値を示すことがわかる。







図 2.10 減衰した振幅の補償

半周期が過ぎた時点で左右の回路を結ぶトランスミッションゲートを OFF にし、発振動作を停止させる。その状態において、図 2.10に示すようにクランプ用の MOS を ON にさせ、電力の供給を行う。Highr を ON にすることで、VDD

まであがらなかった Vclk の電圧を V_{DD} まで引き上げる。また、それと同時に lowl のスイッチを ON にすることで、理想的には 0 V まで下がるはずであった Vclkb の電圧を引き下げる。

このときに消費されるエネルギーは、電圧を引き上げるために電源から供給されるエネルギーと、電源を引き下げることにより消費されるエネルギーの和である。このエネルギーを non-adiabatic エネルギーと定義すると、

$$E_{non-adiabatic} = \left(\frac{1}{2}CV_{DD}^2 - \frac{1}{2}CV_r^2(t=\frac{T}{2})\right) + \frac{1}{2}CV_l^2(t=\frac{T}{2})$$
$$= \frac{1}{2}CV_{DD}^2 \cdot \left(1 - \exp\left(-\frac{\pi R}{\omega L}\right)\right)^2$$

となる。

したがって、この回路が消費する電力は、adiabatic エネルギーと non-adiabatic エネルギーの合計であるから、その全体の消費エネルギーは以下の式で表される。

$$E = E_{adiabatic} + E_{non-adiabatic}$$
$$= \frac{1}{2} CV_{DD}^{2} \cdot \left(1 - \exp\left(-\frac{\pi R}{\omega L}\right)\right)$$

この式より、クロックジェネレータの特性は次のようにまとめることができる。

- エネルギー消費を小さくするためには、クロック配線に存在する抵抗成分はできる限り小さくなるようにする。
- 回路の動作はできるだけゆっくり動作させ、周波数を低く抑えるようにする。

ここで、CMOS 回路において 1 回の信号の遷移によって消費されるエネルギ ーは 0.5CV_{DD}² であるから、このクロックドライバで消費されるエネルギーを CMOS 回路の消費エネルギーで正規化することにより、このクロックドライバ と CMOS 回路の消費エネルギーの比較をすることができる。



図 2.11 CMOS との消費電力の比較

上の式の結果より、このクロックドライバは CMOS と比較して常に消費エネ ルギーの量が少なくなっており、極限の状態において CMOS と同じエネルギー となることが分かる。 2.3 シミュレーション

モデルにより解析を行ったクロックジェネレータを実際に回路として設計したときの動作を検証するため、回路シミュレータの HSPICE を用いてシミュレーションを行い、理論との整合性について検討を行った。



図 2.12 SPICE シミュレーションと解析結果の比較

図 2.12に示すのは、従来の CMOS に対するエネルギーの比を、モデルから導出した実線で表してあるグラフと、HSPICE のシミュレーションによって求めた FTAC のエネルギーによる対 CMOS 比を比較しているものである。モデルから 求めたエネルギーと比較して、HSPICE でシミュレーションした場合のほうが、 MOS の寄生成分に由来する消費エネルギーがあるため、回路の消費エネルギー が大きくなっている。回路の周波数が低ければ CMOS に比較して消費エネルギ ーが非常に小さくなり、逆に回路の周波数が大きいと、従来の CMOS を用いた クロックジェネレータと比較してほぼ同程度まで消費エネルギーが大きくなっ てしまうことが言える。



図 2.13 クロックジェネレータのシミュレーション波形

図 2.13は、HSPICE でシミュレーションした時の、クロックジェネレータの各 信号の波形である。シミュレーションの条件は、出力周波数 10MHz、負荷容量 C=100pF、抵抗 R=5 の場合においてシミュレーションを行った時の各信号の 波形である。最上段が出力されるクロック波形であり、下の3段の波形は制御 信号である。クロック信号は立ち上がりと立ち下がり時にトランスミッション ゲートを ON にして LC の発振を利用している。半周期が過ぎた時点でゲートを OFF にし、クランプ用の MOS を用いてクロック振幅の回復を行っている。



クロックジェネレータの制御回路

図 2.14 は、クロックジェネレータのコントロール回路の構成について表して いる。外部から与えるコントロールクロックの周波数でカウンタを動作させ、 このカウンタの出力する値により、FTACのゲートを制御する信号を生成してい る。今回の試作で設計したコントロール回路では、外部からのコントロールク ロック周波数に対し、その4分の1倍の周波数を出力するようになっていて、 その倍率は固定されている。 2.4 チップの試作

このクロックジェネレータの動作を確認するため、VDEC を通してチップの 設計を行った。プロセスは Rohm の 0.6μm・2 層ポリ・3 層メタルプロセスであ る。電源電圧は 3.3V、面積はコントロール回路が約 270μm×100 μm、共振制御 スイッチとして用いたトランスミッションゲートのトランジスタが約 500μm× 70 μm を占めている。



図 2.15 試作回路全体写真

図 2.15に試作チップの写真を示す。図の中央部に制御回路・トランスミッションゲート等があり、周辺には負荷となるトランジスタを配置した。負荷はトランジスタ数の異なるものを複数用意し、キャパシタンスの大きさの違いによ

る動作の変化について測定できるように配置した。また、インダクタが接続す る端子はパッドに引き出しており、チップ外部に外付けのインダクタを装着す るようにした。



Process	5:	VDEC(ROHM 0.6µm)
V _{DD}	:	3.3V
Size	:	500μmx70μm(sw transistor)
		270μmx100μm(control)

図 2.16 試作回路拡大図(レイアウト図)

制御回路とトランスミッションゲート部分を拡大したレイアウト図を図 2.16 に示す。制御回路はカウンタと組み合わせ回路により作成し、クロックドライ バの各ゲートの電圧を制御している。リセット入力および制御回路用クロック 入力により回路の動作 / 停止と、出力周波数の制御を行う。トランスミッショ ンゲートのゲート幅は 1000µm である。

この試作チップに対し、外付けのインダクタを取り付けて動作確認をしたと ころ、期待した動作が得られなかった。残念ながら今回製作したチップは失敗 に終わってしまったが、失敗した原因について考察してみた。

チップの設計時には、DRC(Design Rule Check)を行い、デザインルールに違反

したレイアウト部分が存在しないかチェックを行う必要がある。レイアウトを DRC にかけた時に見つかったエラーを修正せずにレイアウトデータを提出して しまうと、最悪の場合、チップの作成が物理的に不可能となってしまう。その ため、VDEC による回路の試作では必ず DRC のチェックを行わなければならな くなっている。また、LVS(Layout Versus Schematic)と呼ばれる、レイアウトデー タから回路の接続情報(ネットリスト)を抽出し、これと設計した回路のネットリ ストが一致しているかを検査するツールも存在する。これらの CAD ツールを利 用することにより、レイアウト設計におけるミスを減らすことが可能である。

今回の試作では、DRC を行うことによって発見した物理的なエラーを取り除 くことができたが、LVS によるネットリストの検査は行わなかった。そのため、 チップの物理的な作成は可能であったが、レイアウトデータに存在した論理的 エラーがチェックされずに見過ごされてしまった。実際、レイアウトデータを 提出した後に確認したところ、確かに回路の接続にミスが発見され、この試作 チップは正しく動作しない原因はこの配線ミスによるものであるということが 分かった。

DRCやLVSとは別に、人手による設計のミスをなくすために論理合成・自動 配置配線ソフトと呼ばれる CAD ソフトも存在する。現在ではLSIの大規模化に より、1000万ゲート以上のプロセッサなども存在し、それらの設計において人 手によるレイアウトは非常に困難となっている。通常のディジタル回路の設計 では、Verilog HDL や VHDL といったハードウェア記述言語により記述された回 路を、論理合成ツールにより実際のゲートの接続による回路に展開し、自動配 置配線ツールによってチップ上のレイアウトを行うのが普通である。配線ミス があったのはクロックジェネレータの中の制御回路部分であり、この制御回路 はディジタル回路となっている。そのため、HDL を用いた回路設計も可能であ った。HDL を使用することにより、人手によらずに配線作業を行うことができ るため、今回のような配線に関する論理的な接続のミスを未然に防ぐことが可

29

能となっている。

今回の試作では、このクロックジェネレータの他に、通常の CMOS 回路によるクロックドライバも同じチップ上に作成したが、この回路は回路設計どおりにレイアウトを行えていたため、設計どおりの動作の確認を行うことができた。 本来は共振ドライバとの性能の比較を実際のデバイスで行うために、チップの空いた部分を用いて設計した回路であるが、今回の試作において動作確認ができた唯一の回路となってしまった。

2.5 バラックによる波形の測定

前節では、VDECを通してクロックジェネレータの試作チップの設計を行った が、レイアウト時にミスがあったため、チップの動作確認を行うことができな かった。HSPICEによるシミュレーションの結果から、このクロックドライバは 正しく動作すると思われるが、やはり実際のデバイスによる測定を行って、動 作の確認をできることが望ましい。

しかし、チップを試作する場合には、数ヶ月という長時間が必要となるため、 もう一度チップの設計を行い、その試作チップが完成した後に測定を行うとい うのも時間的に困難である。

そこで今回、クロックジェネレータのドライバ部分の作成をバラックの部品を 用いてボードにて行った。その回路図を図 2.17に示す。今回作成したドライバ は、インダクタ、トランスミッションゲート、PMOS ゲート、NMOS ゲートか ら構成されており、各部品をユニバーサル基盤上において実装した。負荷とし て用いるキャパシタも同じ基板上に配置を行った。



(共振周波数:1.0MHz)

図 2.17 試作ボードの回路図

クロックドライバの制御は、本来ではコントロール回路を設計し、その回路を 用いて行われるものである。しかし、今回はインダクタを用いたクロックドラ イバの出力波形の測定が主な目的であるため、制御回路の作成は省略した。そ の代わりとして、クロックドライバの制御信号はデータジェネレータを用いて あらかじめプログラムしておき、このデータジェネレータから各制御ゲートに 信号を伝えることにより、クロックドライバの直接制御を行った。

今回作成したバラック回路では、出力されるクロック波形の測定とクロックド ライバの消費電力の測定を行った。消費電力の測定は電源の出力電流を測定す ることで行った。また、出力波形の観測は、プローブを用いてオシロスコープ により観測を行った。

測定に用いた装置の一覧および測定の様子を図 2.18に示す。



図 2.18 試作ボードの測定装置の一覧と測定の様子

データジェネレータの出力は 12 チャンネルあるため、クロックドライバの 6 つのゲートをそれぞれ独立のチャンネルで制御している。当初は、データジェ ネレータにより各ゲートを直接駆動するつもりであったが、データジェネレー タからの信号は基板上のインバータに入力し、このインバータによりクロック ドライバのゲートを駆動するようにした。そのため、データジェネレータから の出力はあらかじめ反転した信号になっている。

Image: Repeat UPDATE: Auto PLL: On POD: A 2001-02-14 02:45:26 Saved in "HC_000.BMP".									
Block Name	UNNAMED	1of 1 5	Size	64		Resolu	ution	454.5	545 ns
💿 Cursor	0	0.000	ns	Δ	0	0.000	ns	Used	64
📲 Width	1	454.545	ns Ma	rk	0	0.000	ns	Free	65472
.		10 20	30 	40	50 60 Luunuu	70 8 Luuuuli	:0 90	100 l	11
DATA12 1	1								
DATA11 1	0								
DATA10 1	0								
DATA09 1	0								
DATA08 1	0								
DATA07 1	0								
DATA06 1	1								
DATA05 1	1								
DATA04 1	0								
DATA03 1	0								
DATA02 1	1								
DATA01 1	0								
÷									
Exec	Exec Move cursor to prev/next point								
File	Settings	Block	Ex A	ecute	Enhance Action	dl F Sec	Make quence	im	(4-)

図 2.19 データジェネレータによる入力信号の作成



図 2.20 試作ボードの出力波形

この試作ボードの出力波形を図 2.20に示す。出力電圧は LC 直列回路の発振に より立ち上がりと立ち下がりが起こり、共振のタイミングを制御することによ り図の下ような方形波となっている。図の上の波形は外部から与えるクロック であり、出力はこの外部のクロックと同期して出力されることが分かる。

2.6 パラメータのばらつきに対応したタイミング制御

2.6.1 キャパシタンスのばらつきによる共振周波数の変動

回路の設計を行う際には、あらかじめシミュレーションを用いることによっ て消費電力やクリティカルパスの最適化を行うが、プロセスのばらつきにより、 トランジスタのパラメータは個々のチップごとにそれぞれ異なった値になって しまう。そのため、実際のデバイスの特性はチップごとに少しずつばらついて しまう。このチップごとの特性の変化により、回路の動作速度や消費電力が満 足した値を達成できなくなったり、最悪の場合、回路がシミュレーションで確 認したような動作を行うことができなかったりする場合がある。特に、トラン ジスタのパラメータを最適化し、その最適値を用いて設計した回路の場合、そ のトランジスタのパラメータが実際には異なっていた場合の影響が大きいと考 えられる。したがって、回路を設計する際には、このプロセスによるばらつき に対する影響を前もって十分に調べておく必要がある。

本研究における共振ドライバの場合、配線容量やゲート容量などのキャパシ タンスの大きさがばらついた場合に問題となることがあると考えられる。プロ セスのばらつきにより、これらの値は個々のチップごとに少しずつ異なってし まうことに加え、ゲート容量は回路の動作中に動的に変化してしまうため、キ ャパシタンスの大きさは常に変動していると考えることもできる。このキャパ シタンスの大きさが変化してしまうと、それに伴って回路の共振周波数がばら ついてしまう。その結果、回路の共振による信号の遷移を利用して出力クロッ クの立ち上がり、立ち下がりを実現するこの回路では、出力の振幅が最大にな った時間と共振を制御するタイミングがずれてしまうためによる効率の低下が おこってしまう。

36



(b)キャパシタンスが大きい場合

図 2.21 キャパシタンスのばらつきによる出力クロック波形の乱れ

図 2.21は、キャパシタンスの大きさが設計と異なっている場合における出力 クロックの波形を表している。

実際のデバイスを作成した時に、キャパシタンスの値が設計時と比較して小 さくなっていた場合、回路の共振周波数が設計した値よりも大きくなってしま うため、共振の振幅が最大になる瞬間が早くきてしまう。そのため、スイッチ を切り替えるタイミングでは、出力はそのピークを過ぎて逆にもとに戻ろうと しているため、図 2.21(a)のように、出力クロック波形が一部で乱れてしまって いる。この共振周波数の上昇がさらに大きなものになると、波形の乱れはより 大きくなってしまう。

また、図 2.22は、回路の設計時に負荷が 100pF であり、そのキャパシタンス の大きさによる共振周波数にもとづいて制御回路の動作周波数を決定したが、 実際のデバイスではキャパシタンスの大きさが異なってしまった場合の消費電 力の変化を示したものである。キャパシタンスの大きさが設計時と異なると、 図 2.21の場合のような波形となり、共振周波数と制御のタイミングが合ってい た場合と比べ、共振を停止した時点での出力の振幅が小さくなってしまう。そ のため、電源からの電荷の供給によって補償しなければならない電位差が大き くなり、それにより消費される電力が大きくなってしまう。



図 2.22 キャパシタンスのばらつきと消費電力の関係 (キャパシタンスが 100pF として設計)

これらの影響による回路の性能低下を解決するため、共振周波数のずれに対応した新たな制御回路について研究した。

2.6.2 共振周波数のばらつきに対応したタイミング制御方式

今までの制御クロックを用いることによる回路の制御では、出力クロックの 立ち上がり時間・立ち下がり時間の長さは制御クロックの周波数により決定し てしまい、実際の個々のデバイスにおける特性のばらつきの大きさにかかわら ず一定の値となっている。そこで、この従来の制御クロックを用いたタイミン グ制御ではなく、出力クロックをモニタリングすることにより実際の出力信号 の立ち上がり・立ち下がりにタイミングを合わせた制御方式を使用することに する。

図 2.23に、新しい制御回路を含むクロックジェネレータの構成図を示す。こ のクロックジェネレータでは、微分フィルタを用いて出力されるクロック信号 をモニタリングしている。



図 2.23 新しい制御方式によるクロックジェネレータの構成図

クロック信号およびその相補出力の電圧は、出力が HIGH または LOW で安定 している期間ではほとんど変化しない。そして、クロックジェネレータが共振 状態になると変化し、立ち上がりまたは立ち下がりはじめる。したがって、そ の電圧値を微分フィルタに通すことにより、クロックの出力が HIGH または LOW で安定している期間ではその出力は0 で反応しなかったが、出力は片方が 正の値、もう片方が負の値となりはじめる。そして、共振によりクロック出力 がピークに達する瞬間には再び両方の微分出力が0 となる。その両方の微分出 力が0 になる瞬間を感知するために、2 つの微分出力の差動増幅器に入力する。 差動増幅器を用いることで、2 つの入力が等しくなった瞬間に差動増幅器の出力

共振を始めるタイミングは、外部から入力するクロック信号の立ち上がり、 立ち下がりと同時に行うこととした。この制御回路は動作にクロックを必要と しない非同期回路のため、出力クロックの周波数を決定するために、制御クロ ックではなく、クロックドライバの出力クロックと同じ周波数の外部クロック を必要とする。そのため、従来ではクロックドライバの数倍の周波数をもつ制 御クロックを作成する必要がなくなり、外部のクロック信号と出力のクロック 信号が1対1で対応するようになった。

出力の微分値を差動増幅する場合に問題となるのは、回路が共振を始める瞬 間までは、出力が HIGH または LOW で一定となっているために、差動入力の値 が 0 となっていることである。そのため、クロックドライバが共振を始め、差 動入力に電位差が現れた瞬間に差動増幅器が反応してしまい、このままでは共 振が一瞬で終了してしまう。そこで、差動増幅器の入力にプルアップ回路とプ ルダウン回路を接続しておき、共振を始める前に入力の片方をプルアップ、も う片方をプルダウンさせておき、共振を始めた瞬間に入力が 0 にならないよう にしておく。さらに、微分入力が立ち上がり方向に遷移し、微分した出力が正 の値となる方の差動入力をプルアップに、微分入力が立ち下がり、微分値が負 になる方の差動入力をプルダウンに接続することにより、共振開始時における 差動増幅器の出力反転を防ぐことが可能となる。

2.6.3 シミュレーションによる解析

キャパシタンスの大きさのばらつきに対応するために変更した新しい制御回路を用いたクロックジェネレータの性能を調べるため、HSPICEによる回路シミュレーションを行った。

図 2.24は、シミュレーションの結果から得られたクロックジェネレータの出 力波形である。



図 2.24 共振周波数のずれに対応する回路のシミュレーション結果

シミュレーションに用いた回路では、クロックジェネレータの負荷の容量を 70pFとし、それと並列に30pFのスイッチトキャパシタを2つ挿入した。そして、 スイッチトキャパシタを制御することにより、負荷の容量が回路の動作中に変 化する様子を擬似的に表した。

シミュレーションの初期状態では 2 つのクロックとキャパシタを両方ともオ ンにし、負荷容量の大きさを 70pF+30pF+30pF=130pF とした。外部クロック を入力し、1 回目の信号遷移が終了した後に 1 つのスイッチトキャパシタをオフ にする。その結果、負荷の容量は 30pF 減少し、100pF へ変化することになる。 したがって、この次に外部クロックが遷移する時には、負荷の容量が減少した ために共振周波数が高くなり、それに伴ってクロックドライバの共振時間も短 くしなければならない。この結果は、図 2.24で示したように、共振制御信号が HIGH の期間が 13.8nsec から 12.7nsec に短縮されたことにより示されている。以 下同様に、クロックドライバの出力が遷移した後にさらに残りのスイッチトキャパシタもオフにすることで、負荷の容量をさらに 30pF 減少させる。すると、 さらに高い共振周波数によってクロックが遷移するので、それに伴って回路の 共振時間はさらに短くなり、11.1nsec となっている。

この結果から、負荷のキャパシタンスの変動による共振周波数の変化に対し、 クロックジェネレータの制御回路が正しく共振時間を調整していることが示さ れた。



図 2.25 制御回路の変更による消費電力の減少

図 2.25は、従来の制御回路により、ゲートの制御のタイミングが制御クロック周波数に固定されている場合に対し、本節で用いた、タイミングが共振周波数により可変になっている回路を用いて制御を行った場合について、その消費 電力が小さくなっていることを表している。

キャパシタンスのずれが設計時の 100pF またはそれと同程度の場合には、従 来のタイミング固定の制御方式でも、消費電力の増加はほとんど見られないが、 負荷のキャパシタンスの大きさが 30%ずれてしまった場合には、キャパシタン スの大きさが設計時の最適値であった 100pF と比較して、消費電力が 2 倍以上 と急激に増加してしまっている。

それに対し、キャパシタンスの大きさにより、クロックドライバのゲート駆動タイミングが常に共振の周波数に追従する回路の場合、キャパシタンスの大きさによる消費電力増加の影響が非常に緩やかになっている。キャパシタンスの大きさが設計時の最適値と比較して 30%変動してしまった場合でも、クロックドライバの消費電力は約20%しか増加していない。

この制御回路を設計する際に、設計時のキャパシタンスである 100pF の負荷 の時に最適なタイミングで動作するように回路のパラメータを決定したため、 消費電力の最低値が 100pF であり、それ以外の周波数では消費電力がわずかな がらではあるが増加してしまっている。これは、制御タイミングが制御クロッ ク周波数に固定の場合の制御回路では、制御がディジタルで行われていたのに 対し、この回路では、キャパシタンスの変動による共振周波数の変化をアナロ グ回路でモニタリングしてタイミングを決定しているために、周波数が変動す るとわずかながらにモニタリングの性能が変動することが原因として挙げられ る。共振周波数の変動に対し、理想的なモニタリング回路が作成することがで きれば、このキャパシタンスの変化にたいする消費電力の変動をより縮小し、 常に最適のタイミングで制御することにより、消費電力も共振周波数の変動に 依存しない値になるものと考えられる。しかし、微分フィルタの位相遅れのた

44

め、これ以上の制御性能向上のためにはより複雑な制御回路を設計する必要が ある。

第3章 Depletion 形 CMOS ゲートの特性

3.1 はじめに

スケーリング則による回路の高集積化に伴い、集積回路の消費電力は急激に 増大し続けており、現在ではこのことが大きな問題となっている。そのため、 従来はスケーリングされずに一定であった電源電圧が、近年では低消費電力化 をめざすために、5Vから3.3V、1.8Vと急速に下げられており、最新のプロセッ サでは1V以下の動作電圧のものも登場してきている。また、今後も低電源電圧 化がトレンドになると考えられている。しかしながら、電源電圧を単独で低下 させると、トランジスタの駆動能力が低下してしまうため、回路の遅延時間が 悪化するという問題が生じる。遅延時間を増加させないようにするためには、 電源電圧を下げるとともに、閾値電圧も同時に低下させなければならない。回 路に高速性が求められるクリティカルパスなどでは、閾値電圧が0V以下の depletion 形の CMOS 回路が使用されるようになる可能性もある。しかし、デプ リーション形 CMOS 回路が動作可能なしきい値には下限が存在する。そこで、 ノイズマージンの制約という観点からしきい値の下限について解析を行った。 そこで、本研究では depletion 形 CMOS 回路の解析を行った。

46

3.2 デプリーション形回路のノイズマージン

デプリーション形のインバータ回路では、エンハンスメント形に比べ電圧増 幅率が低く、閾値をさらに低下させるとついには増幅率|A|<1となり、出力信号 の振幅が入力信号の振幅よりも小さくなってしまう。従って、デプリーション 形 CMOS には最低動作閾値電圧が存在する[12]。しかし、最低動作閾値電圧で は、スタティックノイズマージン(SNM)が0であるため、実際にはある程度の余 裕を考えなければならない。



図 3.1 SNM の定義

MOS トランジスタのドレイン電流 Ids は、 乗則[13]を用いて次のように表される。

$$V_{DSAT} = K_{v}(V_{GS} - V_{T})^{\alpha/2}$$

$$I_{DSAT} = K_{l}(V_{GS} - V_{T})^{\alpha} \qquad (V_{DS} \ge V_{DSAT})$$

$$I_{DSAT} = I_{DSAT}(2 - \frac{V_{DS}}{V_{DSAT}}) \frac{V_{DS}}{V_{DSAT}} \qquad (V_{DS} < V_{DSAT})$$

ここで、 は1~2の値をとる。Shockley モデルでは =2 である。一般の につ いて解析的に SNM を求めるのは困難であるが、 =2 の時は、

$$SNM = \frac{(1+2\nu)}{4} \quad (K_{\nu} = 1.0) \qquad (\nu = \frac{V_{T}}{V_{DD}})$$
$$SNM = \frac{(5+6\nu)}{16} \quad (K_{\nu} = 0.6)$$

となる。このグラフを図 3.2に示す。従って、SNM は V_{GS} 、 V_{DS} によらず、 および K_V のみに依存することがわかる。(閾値電圧 / 電源電圧)が SNM の大きさとトレードオフの関係になっていることがわかる。



図 3.2 インバータにおけるノイズマージン



図 3.3 ノイズマージン一定条件での V_{DD}-V_T特性

今度は逆に、ノイズマージンの大きさを一定の値とした場合についての電源 電圧としきい値の関係について図 3.3に示す。 =2、Kv = 1.0 の Shockley モデル の場合では、電源電圧としきい値の大きさが比例していることが分かる。Kv の 値が一般的な場合においても、 が 2 の場合には電源電圧としきい値が比例す ることが求められた。

次に、の値が2以外の場合について、VDDとVTHの下限値についての関係を、 ふたたび 乗則を用いることにより解析した。図 3.4に示すように、 が2より 小さくなると、グラフが上に凸の形に変化することが分かる。最近では低消費 電力化を目指すために低電源電圧化が進んでおり、今後は電源電圧が1V以下で 用いられることが多くなることと、また、 の大きさは半導体プロセス技術の 向上にともなう短チャネル効果などより、1に近づきつつあることなどを考える と、今後、デプリーション形トランジスタを用いる場合に、しきい値の下限が 上昇すると予想される。したがって、しきい値の設計の際に、しきい値を変動

49

させられる領域が今後は狭まってしまうという結果となった。



図 3.4 が異なる時の V_{DD} と最低 V_{TH}の関係

3.3 デプリーション形回路の遅延時間

通常の CMOS の回路モデルによる消費電力および遅延時間は、一般的に図 3.5 のように表すことができる。通常用いられるエンハンスメント形の CMOS 回路 では、プルアップパスまたはプルダウンパスの片方のみがオンであると多くの 場合近似している。ゲートの遅延時間は、電源電圧を VDD、ゲートの入力容量 を C、トランジスタのオン電流を I_{ON} とすると、ほぼ C・V_{DD} / I_{ON} に比例すると 考えられている。これは、1 回の信号の遷移により、ゲートに蓄積される、また はゲートから引き抜かれる電荷の量は Q=C・V_{DD} であり、この電荷の量をオン 電流である I_{ON} で移動させるということを表している。



図 3.5 CMOS 回路の消費電力と遅延時間

通常のプロセッサでは、しきい値の大きさが正の値であるエンハンスメント 形トランジスタを用いているため、ゲート電圧 Vgs が0V の場合にはトランジ スタが非導通状態である。そのためにトランジスタのオフ電流 I_{OFF} は小さい値 であったため、回路の充放電の時に無視できるほどであった。それに対して、 デプリーション形トランジスタでは、Vgs が0V の状態であってもトランジスタ が導通状態になってしまう。そのために回路の充放電の時には実質的な充放電 電流が図 3.6のようになり、I_{ON} - I_{OFF} が実際の充放電電流となることがわかる。



図 3.6 オフ電流の増加による影響

図 3.7は、SPICE モデルに修正を加えてトランジスタのしきい値を変化させ、 通常のエンハンスメント形トランジスタからデプリーション形トランジスタに なっていった場合のシミュレーションを行うことで求めた回路の遅延の変化を、 従来の式である C・V_{DD} / I_{ON} を適用した場合と、トランジスタのオフ電流を考 慮した場合の遅延の式による遅延の変化と比較したものである。

従来の式では、トランジスタのしきい値を低くするにつれてオン電流が増加 するため、ゲートの充放電に必要な電荷量が一定であることを考えると、デプ リーション形にするほど、回路はどんどん高速化して遅延時間は減少すること になってしまう。

トランジスタのオフ電流を考慮した場合、しきい値を減少させていくと、I_{ON}の大きさが大きくなっていくのだが、それにともない I_{OFF}の大きさも増大して

ゆく。そのため、実質的な充放電電流を考えると、極端にしきい値をさげて強 いデプリーション形にした場合でも、しきい値を下げることに対して充放電電 流の増加があまり望めないため、図を見ると遅延時間の減少量がごくわずかに なっていることが分かる。



図 3.7 しきい値と遅延時間の関係

この図から、トランジスタがエンハンスメント形の場合にはオン電流のみを 考慮していれはよく特性と会っているが、しきい値が減少してトランジスタが デプリーション形になった場合には、シミュレーション結果と大きく食い違っ てしまうことがわかった。今後、電源電圧の低下にしたがってトランジスタの しきい値は減少してゆく傾向にあり、回路の全体、もしくはクリティカルパス などにおいてデプリーション形トランジスタを使用することも考えられる。そ のため、デプリーション形トランジスタを用いる場合においては、従来の遅延 の式を修正し、オフ電流を考慮した遅延時間の式を用いて遅延を見積もること が有効であると言うことが分かった。



第4章 結論

半導体技術の進歩に伴ってプロセッサの動作速度は年々向上していき、より高 速なプロセッサが次々と発表されつづけている。それに伴い、プロセッサの消 費電力も非常に大きくなってきており、電力の供給や放熱、バッテリの動作時 間など多くのことが問題となっている。これらの問題は非常に重要であり、現 在、LSIの低消費電力化には多くの注目が集まっている。そこで、本研究では通 常の CMOS ロジックとは異なる方式である Adiabatic ロジックに着目し、インダ クタとキャパシタによる共振を利用している Adiabatic ロジック用クロックジェ ネレータをとりあげた。

低消費電力を実現するための CMOS 用クロックジェネレータとして使用でき るような回路を作成し、解析式を用いることによる回路の解析および HSPICE によるシミュレーションを行った。その結果、低周波領域では非常に低消費電 力で動作することがわかった。そして、従来の CMOS クロックジェネレータと の比較した場合に低消費電力となっていることが示された。VDEC を通してチ ップの設計を行ったが、配線のミスにより動作確認ができなかったため、回路 の基本的なドライバ部分をバラック回路で作成して測定し、このクロックドラ イバの基本的動作の確認を行った。さらに、クロックドライバの共振周波数の 変動への対策として、共振電圧をモニタリングすることにより最適なタイミン グで共振の制御を行う回路を作成し、負荷容量のばらつきに対して消費電力増 加のペナルティーの少ない回路とすることができた。

また、低消費電力化のために LSI の電源電圧の低下が今後もますます進むこと を考えると、回路の高速化のためには電源電圧とともにしきい値電圧も下げな ければならない。したがって、回路の消費電力の増加よりも遅延時間の減少が 重要となるクリティカルパスにおいては、従来用いられているエンハンスメン

55

ト形 CMOS ではなく、高速なデプリーション形 CMOS が用いられる可能性があ る。エンハンスメント形 CMOS とは異なり、デプリーション形 CMOS ではゲー ト - ドレイン間電圧を0にした場合でもトランジスタが導通しているため、そ のオフ電流を無視することができない。従来はオン電流の大きさに比例して回 路の遅延時間が求めることができたが、デプリーション形ではオフ電流も考慮 しない場合、求めた遅延時間と実際の遅延時間との間の誤差が大きくなること が分かった。また、オフ電流を考慮することによりこの誤差が小さくなること を示した。さらに、デプリーション形 CMOS のしきい値電圧について、高速化 を目的として下げ続けてゆくと、あるしきい値の下限に達したところで回路が 正しく動作しなくなってしまう。デプリーション形トランジスタを用いる回路 を設計する場合、この下限となる電圧の値は非常に重要であるため、デプリー ション形回路の最低動作しきい値電圧について、ノイズマージンの観点から解 析を行った。最低しきい値電圧は電源電圧の大きさに依存するが、プロセス技 術の発展により回路が微細化してトランジスタの短チャネル化が進むにつれ、 デプリーション形回路のしきい値電圧の下限が上昇するために、しきい値電圧 の設定可能な領域が狭くなることを示した。

参考文献

[1] J. Lim, D. G. Kim, and S. I. Chae, "A 16-bit Carry-Lookahead Adder Using Reversible Energy Recovery Logic for Ultra-Low-Energy Systems," IEEE Journal of Solid-State Circuits, vol. 34, no. 6, pp.898-903, June. 1999.

[2] A. G. Dickinson and J. S. Denker, "Adiabatic Dynamic Logic," IEEE Journal of Solid-State Circuits, Vol. 30, No. 3, March 1995, pp. 311-315

[3] Y. Ye and K. Roy, "Energy Recovery Circuits Using Reversible and Partially Reversible Logic," IEEE Transactions on Circuits and Systems I, vol. 43, no. 9, pp.769-778, September. 1996.

[4] Y. Moon and D. K. Jeong, "A 32×32 -b Adiabatic Register File with Supply Clock Generator" IEEE Journal of Solid-State Circuits, vol. 33, no. 5, pp. 696-701, May. 1998.

[5] Y. Moon and D. K. Jeong, "An Efficient Charge Recovery Logic Circuit," IEEE Journal of Solid-State Circuits, vol. 31, no. 4, pp.514-522, April 1996.

[6] W. C. Athas, L. "J." Svensson, J. G. Koller, N. Tzartzanis, and E. Chou, "Low-Power Digital Systems Based on Adiabatic-Switching Principles," IEEE Transactions on VLSI Systems, Vol. 2, No. 4, Dec. 1994, pp. 398-407.

[7] W. C. Athas, L. "J." Svensson, and N. Tzartzanis, "A Resonant Signal Driver for Two-Phase, Almost-Non-Overlapping Clocks," in Proc. 1996 International Symposium of Circuits and Systems, Atlanta, GA, May 12-15, 1996, vol. 4, pp.129-132.

[8] S. G. Younis and T.F.Knight, "Asymptotically Zero Energy Split-Level Charge Recovery Logic," in Proc. International Workshop on Low Power Design, Napa Valley, California, 11994, pp. 177-182.

[9] J. Lim, D. G. Kim, and S. I. Chae, "Reversible Energy Recovery Logic Circuits and

Its 8-Phase Clocked Power Generator for Ultra-Low-Power Applications," IEICE Transactions on Electron., Vol.E82-C, No. 4 April 1999, pp.646-653.

[10] H. Kawaguchi and T. Sakurai. "A Reduced Clock-Swing Flip-Flop (RCSFF) for
63% Power Reduction," IEEE Journal of Solid-State Circuit, vol.33, pp.807-811, May,
1998

[11] Y. Ye, K. Roy, and G. Stamoulis, "Quasi-Static Energy Recovery Logic and Supply Clock Generation Circuits", International Symposium on Low Power Electronics and Design, Digest of Technical Papers, 1997, IEEE, Piscataway, NJ, USA. pp. 96-99

[12] グェン・ドゥック・ミン、野瀬浩一、桜井貴康、"低電源電圧 depletion 型 CMOS の最低動作閾値電圧"、1999 年電子情報通信学会春季総合大会、A-3-12
[13] Takayasu Sakurai, R. Richard Newton, "A simple MOSFET for Circuit Analysis", IEEE Trans. on Electron Devices, Vol. 38, N o. 4. 1991

本研究に関する発表

「Adiabatic 概念を応用した CMOS 用クロック回路」浅野雄太郎・桜井貴康
 第 61 回応用物理学会学術講演会 p.800 2000 年 9 月

2.「デプリーション形 CMOS ゲートの特性」浅野雄太郎・野瀬浩一・桜井貴 康

電子情報通信学会 2000 年ソサイエティ大会 講演番号 A-3-8 2000 年9月

謝辞

本研究を行うにあたり、指導教官である桜井貴康教授には研究の終始にわた り多くの懇切なご指導をいただき深く感謝いたします。

桜井研究室の野瀬浩一氏には、研究を進めるにあたり有益な助言をしていた だき大変お世話になりました。また、研究室における研究環境の整備や、研究 に関するさまざまな指摘や多くの議論をしてくださった桜井研究室のメンバー に感謝いたします。